home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / lang / c++-part2 / 16478 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  1.2 KB
  1. Path: milo.mcs.anl.gov!usenet
  2. From: Michael Richmann <richmann@cmt.anl.gov>
  3. Newsgroups: comp.lang.asm.x86,comp.lang.c,comp.lang.c++,comp.sys.intel
  4. Subject: Re: Using burst mode on PCI bus
  5. Date: 10 Apr 1996 20:17:53 GMT
  6. Organization: CMT.ANL.GOV
  7. Message-ID: <4kh51i$p79@milo.mcs.anl.gov>
  8. References: <4kh37m$fmd@dodo.global.co.za>
  9. NNTP-Posting-Host: cmtq30.cmt.anl.gov
  10. Mime-Version: 1.0
  11. Content-Type: text/plain; charset=us-ascii
  12. Content-Transfer-Encoding: 7bit
  13. X-Mailer: Mozilla 1.1N (Windows; I; 16bit)
  14.  
  15. scitron@mail.global.co.za (user) wrote:
  16. >We are in the process developing our first PCI bus add-on card.
  17. >Here are some questions regarding the software interface :
  18. >
  19. >1. Is burst mode data transfer implemented on most motherboards, for
  20. >    example Triton chipset, etc ?
  21.  
  22. It is on the Intel Endeavor board (Triton chipset) w/burst cache 
  23. installed.
  24.  
  25. >
  26. >2. If this is implemented, how does the software interface address it?
  27. >    As far as I know, no x486 instruction can set up a burst mode
  28. >    transfer.  Is there perhaps a special Pentium instruction that can
  29. >    accomplish this ?
  30.  
  31. Don't rightly know.  Turning the burst mode on/off on the Endeavor is
  32. accomplished through the bios settings.
  33.  
  34. -- 
  35. Mike
  36.  
  37. My opinions, not Argonne's...
  38.  
  39.  
  40.